Kaji Arita et al.

日本国特許庁8/18/03

JAPAN PATENT OFFICE

Q76951 10f/

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月21日

出願番号

Application Number:

特願2002-240803

[ST.10/C]:

[JP2002-240803]

出 顧 人 Applicant(s):

NECエレクトロニクス株式会社

2003年 5月23日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 74112703

【提出日】 平成14年 8月21日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/31

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】 有田 幸司

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】 田上 政由

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】 宮本 秀信

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】 100080816

【弁理士】

【氏名又は名称】 加藤 朝道

【電話番号】 045-476-1131

【手数料の表示】

【予納台帳番号】 030362

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9304371

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】

基板上に少なくとも第1の層間膜、エッチストッパ膜、第2の層間膜、第1のハードマスク、第2のハードマスクがこの順に成膜され、かつ、前記第2のハードマスクに前記第1のハードマスクが露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、

前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口 パターンを有するフォトレジストを前記光吸収性犠牲膜上に形成する工程と、

前記フォトレジストをエッチングマスクとして、少なくとも前記光吸収性犠牲 膜、前記第1のハードマスク及び前記第2の層間膜を、選択的に連続してエッチ ングする工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項2】

基板上に少なくとも第1の層間膜、エッチストッパ膜、第2の層間膜、第1のハードマスク、第2のハードマスクがこの順に成膜され、かつ、前記第2のハードマスクに前記第1のハードマスクが露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去できる犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、

前記犠牲膜上に反射防止膜を成膜する工程と、

前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口 パターンを有するフォトレジストを前記反射防止膜上に形成する工程と、

前記フォトレジストをエッチングマスクとして少なくとも前記反射防止膜、前記犠牲膜、前記第1のハードマスク及び前記第2の層間膜を、選択的に連続してエッチングする工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項3】

基板上に少なくともキャップ膜、第1の層間膜、エッチストッパ膜、第2の層間膜、ハードマスクがこの順に成膜され、かつ、前記ハードマスク及び前記第2の層間膜に前記エッチストッパ膜が露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、

前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口 パターンを有するフォトレジストを前記光吸収性犠牲膜上に形成する工程と、

前記フォトレジストをエッチングマスクとして少なくとも前記光吸収性犠牲膜、前記エッチストッパ膜及び前記第1の層間膜を、選択的に連続してエッチング する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項4】

基板上に少なくともキャップ膜、第1の層間膜、エッチストッパ膜、第2の層間膜、ハードマスクがこの順に成膜され、かつ、前記ハードマスク及び前記第2の層間膜に前記エッチストッパ膜が露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、

前記犠牲膜上に反射防止膜を成膜する工程と、

前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口 パターンを有するフォトレジストを前記反射防止膜上に形成する工程と、

前記フォトレジストをエッチングマスクとして少なくとも前記反射防止膜、前記犠牲膜、前記エッチストッパ膜及び前記第1の層間膜を、選択的に連続してエッチングする工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項5】

前記エッチングの後、前記剥離液を用いて前記半導体基板から前記フォトレジスト及び前記光吸収性犠牲膜を除去する工程を含むことを特徴とする請求項1又は3記載の半導体装置の製造方法。

【請求項6】

前記エッチングの後、前記剥離液を用いて前記半導体基板から前記フォトレジスト、前記反射防止膜及び前記犠牲膜を除去する工程を含むことを特徴とする請求項2又は4記載の半導体装置の製造方法。

【請求項7】

前記半導体基板から前記フォトレジスト及び前記光吸収性犠牲膜のユニット、 又は、前記フォトレジスト、前記反射防止膜及び前記犠牲膜のユニットを除去し た後、前記第1のハードマスクをエッチングマスクとして、配線溝パターン及び ビアパターンを形成する工程を含むことを特徴とする請求項5又は6記載の半導 体装置の製造方法。

【請求項8】

前記光吸収性犠牲膜には、MSQを主成分とし、染料を含有するMSQ系光吸収犠牲膜が用いられることを特徴とする請求項1、3、5及び7のいずれか一項に記載の半導体装置の製造方法。

【請求項9】

前記犠牲膜には、SOG膜が用いられることを特徴とする請求項2、4、6及び7のいずれか一項に記載の半導体装置の製造方法。

【請求項10】

前記SOG膜には、側鎖に水素基若しくはアルキル基を有するシロキサンを主成分とするポリマー、又は、シルセスキオキサン系化合物を主成分とするポリマーが用いられることを特徴とする請求項9記載の半導体装置の製造方法。

【請求項11】

前記第1の層間膜には、無機系絶縁物又は有機系絶縁物が用いられ、

前記第2の層間膜には、無機系絶縁物又は有機系絶縁物が用いられることを特 徴とする請求項1乃至10のいずれか一項に記載の半導体装置の製造方法。

【請求項12】

前記無機系絶縁物には、側鎖に水素基若しくはアルキル基を有するシロキサンを主成分とするポリマー、又は、シルセスキオキサン系化合物を主成分とするポリマーが用いられることを特徴とする請求項11記載の半導体装置の製造方法。

【請求項13】

前記有機系絶縁物には、芳香族化合物を主成分とするポリマーが用いられることを特徴とする請求項11記載の半導体装置の製造方法。

【請求項14】

前記第1の層間膜と前記第2の層間膜には、共通の材料が用いられることを特 徴とする請求項1乃至13のいずれか一項に記載の半導体装置の製造方法。

【請求項15】

基板上に少なくとも第1の層間膜、エッチストッパ膜、第2の層間膜、第1の ハードマスク、第2のハードマスクがこの順に積層し、かつ、前記第2のハード マスクに前記第1のハードマスクが露出する溝パターンを有する中間製品として の半導体装置において、

表面全体が平坦になるように前記溝パターンに埋め込まれて成膜されるととも に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離 液を用いて除去可能な光吸収性犠牲膜と、

前記光吸収性犠牲膜上に形成されるとともに、前記溝パターンの領域上に前記 溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジスト と、

を備えることを特徴とする半導体装置。

【請求項16】

基板上に少なくとも第1の層間膜、エッチストッパ膜、第2の層間膜、第1の ハードマスク、第2のハードマスクがこの順に積層し、かつ、前記第2のハード マスクに前記第1のハードマスクが露出する溝パターンを有する中間製品として の半導体装置において、

表面全体が平坦になるように前記溝パターンに埋め込まれて成膜されるととも に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離 液を用いて除去できる犠牲膜と、 前記犠牲膜上に成膜された反射防止膜と、

前記反射防止膜上に形成されるとともに、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストと、 を備えることを特徴とする半導体装置。

【請求項17】

基板上に少なくともキャップ膜、第1の層間膜、エッチストッパ膜、第2の層間膜、ハードマスクがこの順に積層し、かつ、前記ハードマスク及び前記第2の層間膜に前記エッチストッパ膜が露出する溝パターンを有する中間製品としての半導体装置において、

表面全体が平坦になるように前記溝パターンに埋め込まれて成膜されるととも に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離 液を用いて除去可能な光吸収性犠牲膜と、

前記光吸収性犠牲膜上に形成されるとともに、前記溝パターンの領域上に前記 溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジスト と、

を備えることを特徴とする半導体装置。

【請求項18】

基板上に少なくともキャップ膜、第1の層間膜、エッチストッパ膜、第2の層間膜、ハードマスクがこの順に積層し、かつ、前記ハードマスク及び前記第2の層間膜に前記エッチストッパ膜が露出する溝パターンを有する中間製品としての半導体装置において、

表面全体が平坦になるように前記溝パターンに埋め込まれて成膜されるととも に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離 液を用いて除去可能な犠牲膜と、

前記犠牲膜上に成膜される反射防止膜と、

前記反射防止膜上に形成されるとともに、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストと、 を備えることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、デュアルダマシン配線構造を形成する半導体装置及びその製造方法に関し、特に、良好な加工形状が得られる半導体装置及びその製造方法に関する

[0002]

【従来の技術】

半導体集積回路装置の多層配線を形成する方法として埋め込み配線(ダマシン)技術が有効である。その中でも、上層の配線が形成される配線溝と、前記上層配線と下層配線(又は基板)とを接続するビアホール(又はコンタクトホール)とを絶縁膜に形成した後、前記配線溝とビアホールとに同じ金属膜を埋め込んで配線とビアとを一体に形成するデュアルダマシン技術は、製造工程の簡略化及び迅速化により、製造コストを著しく低減することができるという利点がある。

[0003]

従来の配線層間膜上に形成された2層のハードマスクを用いてCuデュアルダマシン配線の形成方法(デュアルハードマスク法)の一例を以下に示す。

[0004]

まず、Cu下層配線層101上に、キャップ膜102、ビア層間膜103、エッチストッパ膜104、配線層間膜105、第1のハードマスク106、第2のハードマスク107、を順次形成した半導体基板上に第1の反射防止膜108(有機BARC)を成膜し、その上に配線幅相当の間口幅の開口パターンを有する第1のフォトレジスト109を形成する(図5(A)参照)。次に、第1のフォトレジスト109をエッチングマスクとして第1の反射防止膜108及び第2のハードマスク107を、第1のハードマスク106が露出するまで、ドライエッチングすることにより所望の溝パターン121(配線幅相当の溝)を形成し、第1のフォトレジスト109及び第1の反射防止膜108を除去する(図5(B)参照)。次に、基板上に第2の反射防止膜113(有機BARC)を成膜し(図5(C)参照)、その上にビア径相当の間口幅の開口パターンを有する第2のフォトレジスト111を形成する(図5(D)参照)。次に、第2のフォトレジスト

ト111をエッチングマスクとして第2の反射防止膜113、第1のハードマスク106及び配線層間膜105を、エッチストッパ膜104が露出するまで、選択的に連続してドライエッチングすることにより所望の溝パターン122(ビア径相当の溝)を形成し(図5(E)参照)、その後、第2のフォトレジスト111及び第2の反射防止膜113を除去する(図5(F)参照)。次に、第2のハードマスク107をエッチングマスクとして第1のハードマスク106若しくはエッチストッパ膜104を選択的又は同時にドライエッチングし、続けて配線層間膜105若しくはビア層間膜103を、エッチストッパ膜104若しくはキャップ膜102が露出するまで、選択的又は同時にドライエッチングすることにより配線溝123及びビアホール124を形成する(図5(G)参照)。

[0005]

次に、露出したキャップ膜102を、Cu下層配線層101が露出するまで、エッチバック法によりエッチングし、Cu下層配線層101の一部が露出した基板を洗浄した後、基板上に(シード膜、メタルバリア膜を成膜した後)Cuメッキ膜をビアホール及び配線溝に埋め込まれるまで成膜し、その後、Cuメッキ膜及びメタルバリア膜をCMP (Chemical Mechanical Polishing; 化学的機械的研磨)を行うことによって平坦化する(図示せず)。これにより、Cu下層配線層と電気的に接続するCuデュアルダマシン配線が形成される。

[0006]

【発明が解決しようとする課題】

しかし、従来のデュアルハードマスク法ではデュアルダマシン配線構造の良好 な加工形状を得ることが困難である。その理由は、以下の通りである。

[0007]

第1の理由として、第2のハードマスク107が通常の膜厚だと、溝パターン122 (ビア径相当の溝)を形成した後に第2のハードマスク107をエッチングマスクとしてドライエッチングする際、第2のハードマスク107がいわゆる片落ちによって間口幅が広がり、配線形状が劣化する(安定しない)といった問題が生ずる(図6(B)参照)。

[0008]

第2の理由として、前記第1の理由で説明した問題を解決すべく、第2のハードマスク107の膜厚を通常の膜厚よりも厚膜化する場合があるが、第2のハードマスク107を厚膜化すると、大きな段差を作ることになる結果、第2の反射防止膜113(有機BARC)を通常の膜厚で成膜すると、第2のハードマスク107に形成された溝の側壁近傍における第2の反射防止膜113の膜厚と、側壁から離れたところの第2の反射防止膜113の膜厚と、が大きく異なってくる(図7(A)参照)。その結果、側壁近傍に形成される開口パターン111aと、側壁から離れたところに形成される開口パターン111bと、を第2のフォトレジスト111に同時に形成しようとすると、DOF(焦点深度)マージンが取れにくくなり、パターン解像度が低下するといった問題がある(図7(B)参照)。

[0009]

第3の理由として、前記第2の理由で説明した問題を解決すべく、第2のハードマスク107に形成された溝に第2の反射防止膜113を埋め込んで第2の反射防止膜113の表面を平坦化することが考えられるが(図8(A)参照)、この場合、DOFマージンが取れやすくなるものの、第2のフォトレジスト111と第2の反射防止膜113との選択比が十分にとれず、前記第2の理由で説明したものよりもいっそう反射防止膜の膜厚が厚くなるため、エッチングを行うと第2のフォトレジスト111の間口幅が広がったり、第2のフォトレジスト111の膜厚が足りなくなるといった問題がある(図8(B)参照)。

[0010]

第4の理由として、第2の反射防止膜を除去するためにプラズマ剥離を使うことが必須であるが、プラズマ剥離時に配線層間膜に形成された溝の側壁面がダメージを受けることにより寸法が多少大きくなり、この後に行なうエッチングによって形成されるビアホールが所望のビア径で得られないといった問題がある。

[0011]

第5の理由として、配線層間膜が有機絶縁膜の場合は、エッチングの際、第2 のフォトレジストと有機絶縁膜との選択比が十分にとれないため、良好な溝パタ ーンを得ることが困難である。 [0012]

第6の理由として、配線パターンの微細化に伴い、前記第1~第5の理由に示した問題点が顕著になり、良好な加工形状を得ることがより一層困難となる。

[0013]

本発明の第1の目的は、デュアルダマシン配線構造の良好な加工形状が得られる半導体装置及びその製造方法を提供することである。

[0014]

本発明の第2の目的は、配線層間膜の側壁面にダメージを与えない半導体装置 及びその製造方法を提供することである。

[0015]

本発明の第3の目的は、配線パターンが微細化されても、良好な加工形状が得られる半導体装置及びその製造方法を提供することである。

[0016]

【課題を解決するための手段】

本発明の第1の視点においては、デュアルダマシン配線構造を形成する半導体装置の製造方法において、基板上に少なくとも第1の層間膜、エッチストッパ膜、第2の層間膜、第1のハードマスク、第2のハードマスクがこの順に成膜され、かつ、前記第2のハードマスクに前記第1のハードマスクが露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを前記光吸収性犠牲膜上に形成する工程と、前記フォトレジストをエッチングマスクとして少なくとも前記光吸収性犠牲膜、前記第1のハードマスク及び前記第2の層間膜を、選択的に連続してエッチングする工程と、を含むことを特徴とする。この構成によれば、フォトレジストの開口部から露出する光吸収性犠牲膜の表面が平坦であり、かつ、フォトレジストの開口部の間口幅が安定し、デュアルダマシン配線構造の良好な加工形状が得られる。

[0017]

本発明の第2の視点においては、デュアルダマシン配線構造を形成する半導体 装置の製造方法において、基板上に少なくとも第1の層間膜、エッチストッパ膜 、第2の層間膜、第1のハードマスク、第2のハードマスクがこの順に成膜され 、かつ、前記第2のハードマスクに前記第1のハードマスクが露出する溝パター ンが形成された半導体基板上に、少なくともフォトレジストのエッチングレート と相互に異なり、かつ、剥離液を用いて除去できる犠牲膜を、その表面全体が平 坦になるように前記溝パターンに埋め込んで成膜する工程と、前記犠牲膜上に反 射防止膜を成膜する工程と、前記溝パターンの領域上に前記溝パターンの間口幅 よりも小さい間口幅の開口パターンを有するフォトレジストを前記反射防止膜上 に形成する工程と、前記フォトレジストをエッチングマスクとして少なくとも前 記反射防止膜、前記犠牲膜、前記第1のハードマスク及び前記第2の層間膜を、 選択的に連続してエッチングする工程と、を含むことを特徴とする。この構成に よれば、フォトレジストの開口部から露出する反射防止膜の表面が平坦であり、 かつ、反射防止膜を一定膜厚で薄くできるので、エッチングの際、フォトレジス トの開口部の間口の後退が抑えられ、デュアルダマシン配線構造の良好な加工形 状が得られる。

[0018]

本発明の第3の視点においては、デュアルダマシン配線構造を形成する半導体装置の製造方法において、基板上に少なくともキャップ膜、第1の層間膜、エッチストッパ膜、第2の層間膜、ハードマスクがこの順に成膜され、かつ、前記ハードマスク及び前記第2の層間膜に前記エッチストッパ膜が露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを前記光吸収性犠牲膜上に形成する工程と、前記フォトレジストをエッチングマスクとして少なくとも前記光吸収性犠牲膜、前記エッチストッパ膜及び前記第1の層間膜を、選択的に連続してエッチングする工程と、を含

むことを特徴とする。この構成によれば、フォトレジストの開口部から露出する 光吸収性犠牲膜の表面が平坦であり、かつ、フォトレジストと光吸収性犠牲膜の 選択比が十分にとれることから、エッチングの際、フォトレジストの開口部の間 口の後退が抑えられ、深い溝を形成することができる。

[0019]

本発明の第4の視点においては、デュアルダマシン配線構造を形成する半導体装置の製造方法において、基板上に少なくともキャップ膜、第1の層間膜、エッチストッパ膜、第2の層間膜、ハードマスクがこの順に成膜され、かつ、前記ハードマスク及び前記第2の層間膜に前記エッチストッパ膜が露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、前記犠牲膜上に反射防止膜を成膜する工程と、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを前記反射防止膜上に形成する工程と、前記フォトレジストをエッチングマスクとして少なくとも前記反射防止膜、前記犠牲膜、前記エッチストッパ膜及び前記第1のの層間膜を、選択的に連続してエッチングする工程と、を含むことを特徴とする。この構成によれば、フォトレジストの開口部から露出する反射防止膜の表面が平坦であり、かつ、反射防止膜を一定膜厚で薄くできるので、エッチングの際、フォトレジストの開口部の間口の後退が抑えられ、深い溝を形成することができる。

[0020]

なお、本発明の第1~4の視点の半導体装置の製造方法の中間工程で製造される中間製品としての半導体装置(例えば、犠牲膜又は光吸収性犠牲膜を成膜し、フォトレジストを形成したもの)とすることが好ましい。

[0021]

【発明の実施の形態】

本発明の一実施形態について図面を用いて説明する。図1は、本発明の一実施 形態に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面 図である。 [0022]

デュアルダマシン配線構造を形成する半導体装置の製造方法において、基板(Cu下層配線層1を有する基板)上に少なくともキャップ膜2、第1の層間膜3 、エッチストッパ膜4、第2の層間膜5、第1のハードマスク6、第2のハード マスク7がこの順に成膜され、かつ、前記第2のハードマスク7に前記第1のハ ードマスク6が露出する溝パターン21が形成された半導体基板上に、少なくと もフォトレジスト11のエッチングレートと相互に異なり、かつ、剥離液を用い て除去可能な光吸収性犠牲膜10を、その表面全体が平坦になるように前記溝パ ターン21に埋め込んで成膜する工程(図1(C)参照)と、前記溝パターン2 1の領域上に前記溝パターン21の間口幅よりも小さい間口幅の開口パターンを 有するフォトレジスト11を前記光吸収性犠牲膜10上に形成する工程(図1(D) 参照)と、前記フォトレジスト11をエッチングマスクとして少なくとも前 記光吸収性犠牲膜10、前記第1のハードマスク6及び前記第2の層間膜5を、 選択的に連続してエッチングする工程(図1(E)参照)と、を含むことにより 、フォトレジスト11と光吸収性犠牲膜10との選択比がとれ、かつ、フォトレ ジスト11に形成された開口パターンの間口幅の寸法が安定した状態でエッチン グが可能となり、第1の層間膜3が有機膜又は無機膜であっても良好な加工形状 を得ることが可能となる。

[0023]

ここで、キャップ膜 2 は、ビアホールが形成される際のエッチングをストップさせるハードマスクであり、例えば、 SiO_2 、SiN、SiC、SiON、SiC ができる。キャップ膜 2 は、エッチストッパ膜 4 と同一材料を用いてもよい。

[0024]

第1の層間膜(ビア層間膜3)は、ビアホール(ビアパターン)が形成される 層間絶縁膜であり、例えば、シリコン酸化膜、Low-k膜等を用いることがで きる。Low-k膜としては、SiOF、SiOB、BN、SiOC、多孔質シ リカ膜などの無機系絶縁膜、メチル基含有 SiO_2 、HSQ(hydrogensilsesqu ioxane)、ポリイミド系膜、パリレン系膜、ポリテトラフルオロエチレン系膜、 その他共重合膜、フッ素ドープアモルファスカーボン膜などの有機系絶縁膜等を 用いることができる。無機系絶縁膜として、側鎖に水素基若しくはアルキル基を 有するシロキサンを主成分とするポリマー、若しくは、シルセスキオキサン系化 合物を主成分とするポリマーであることが好ましく、有機系絶縁膜として、芳香 族化合物を主成分とするポリマーであることが好ましい。

[0025]

エッチストッパ膜4は、配線層間膜5に配線溝(配線パターン)が形成される際のエッチングをストップさせるとともに、ビア層間膜3にビアホール(ビアパターン)を形成するときのエッチングマスクとなるハードマスクであり、例えば、SiC、SiN、SiON、SiCN等を用いることができる。エッチストッパ膜4は、第1のハードマスク6と同一材料を用いてもよい。

[0026]

第2の層間膜(配線層間膜5)は、配線溝(配線パターン)が形成される層間 絶縁膜であり、例えば、ビア層間膜3と同様にSiO₂、Low-k膜等を用い ることができる。配線層間膜5は、ビア層間膜3と同時にエッチングする場合に は、ビア層間膜3の材料と共通することが好ましい。

[0027]

第1のハードマスク6は、第2のハードマスク7に溝パターンが形成される際のエッチングをストップさせるハードマスクであり、例えば、SiCN、SiC 、SiN、SiON等を用いることができる。なお、第1のハードマスク6は、エッチングの際の選択比を利用するので、第2のハードマスク7と異なる材料を使用する。第1のハードマスク6は、エッチストッパ膜4と同一材料を使用してもよい。

[0028]

第2のハードマスク7は、配線層間膜5のパターン形成(配線パターン若しくはビアパターン)のエッチングマスクとして用いられるハードマスクであり、例えば、SiCN、SiC、SiN、SiON等を用いることができる。なお、第2のハードマスク7は、エッチングの際に選択比を利用するので、第1のハードマスク6と異なる材料を使用する。

[0029]

反射防止膜 8 は、例えば、有機 B A R C (bottom anti-reflective coat)を用いることができ、反射防止膜形成用組成物を塗布(スピンコーティング)し、200℃で90秒間プリベークして成膜することができる。反射防止膜形成用組成物には、例えば、ポリマー材料、吸光剤(吸光部位)、酸触媒、有機溶剤、水を含有する東京応化工業社製の反射防止膜形成用組成物(特開 2001-921 22号公報参照)又はクラリアント社製の反射防止膜形成用組成物(国際公開番号WO 00/01752参照)が用いることができる。有機 B A R C を使うと下地からの反射が少なくなるので、フォトレジストのより微細な露光が可能になる。

[0030]

フォトレジスト9、11は、通常の形成方法で形成され、例えば、フォトレジスト組成物を塗布(スピンコーティング)し、ホットプレートを用いて95℃で90秒間プリベークして膜厚400nmに調整したフォトレジスト膜を成膜し、その後、フォトレジスト膜(化学増幅ポジ型フォトレジスト)を成膜した基板をArFエキシマレーザースキャナ(ニコン社製NSR-S302A)を用いて最適な露光量とフォーカスで露光し、露光後直ちに105℃で90秒間ポストベークし、現像液2.38重量%のテトラメチルアンモニウムヒドロキシドの水溶液で60秒間現像を行なうことにより形成することができる。フォトレジスト組成物には、例えば、通常のベース樹脂、酸発生剤、塩基性化合物、溶剤を含む化学増幅ポジ型フォトレジスト組成物が用いることができる。

[0031]

MSQ系光吸収犠牲膜10は、例えば、MSQ系光吸収犠牲膜形成用組成物を塗布(スピンコーティング)し、150~250℃で90秒間プリベークして成膜される。MSQ系光吸収犠牲膜形成用組成物は、MSQ (methylsilsesquioxane)を主成分とし、染料を含有する。染料は、下地からの反射を少なくしフォトレジストの微細な露光を可能にするものが選ばれる。MSQ系光吸収犠牲膜10は、フォトレジスト11、第1のハードマスク6、配線層間膜5及びエッチストッパ膜4とそれぞれ選択比が取れるものが選ばれる。MSQ系光吸収犠牲膜10

は、非常に低濃度の希フッ酸あるいはフッ化アンモニウム含有の有機剥離液で除去できる。MSQ系光吸収犠牲膜 10 を除去する際、補助的にO2、N2 O若しくはH2 Oプラズマアッシングすることがある。

[0032]

なお、ここでの半導体基板は、基板上に少なくとも第1の層間膜3、エッチストッパ膜4、第2の層間膜5、第1のハードマスク6、第2のハードマスク7がこの順に成膜されたものであるが、他の膜が介在していてもよく、ハードマスクが3層以上あるものであってもよい。また、フォトレジスト11をエッチングマスクとしてエッチングする際、エッチストッパ膜4が露出するまでエッチングするだけでなく、これより深くエッチングしてもよい。

[0033]

【実施例】

本発明の実施例1について図面を用いて説明する。図1は、本発明の実施例1 に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図で ある。

[0034]

まず、表面に露出するCur 層配線1 が形成された基板表面に、基板側から順にキャップ膜2 (SiCN; 膜厚50nm)、ビア層間膜3 (SiOC; 膜厚3 50~400nm)、エッチストッパ膜4 (SiC; 膜厚50nm)、配線層間膜5 (SiOC; 膜厚300nm)、第1 のハードマスク6 (SiO_2 ; 膜厚50nm)、第2 のハードマスク7 (SiN; 膜厚1500nm) をCVD (Chemical Vapor Deposition) 法若しくは塗布法により成膜する(ステップA1; 図1 (A) 参照)。

[0035]

次に、第2のハードマスク7上に反射防止膜8(有機BARC;膜厚50nm)を成膜し、その上に配線幅相当の間口幅の開口パターンを有する第1のフォトレジスト9(膜厚400nm)を形成して(図1(A)参照)、第1のフォトレジスト9をエッチングマスクとして反射防止膜8及び第2のハードマスク7を、第1のハードマスク6が露出するまで、ドライエッチング(プラズマエッチング

)することにより、第2のハードマスク7を所望の溝パターン21 (配線幅相当の溝)に形成し、その後、第1のフォトレジスト9及び反射防止膜8をO₂プラズマアッシングし、その後、有機剥離液を用いて除去する (ステップA2;図1 (B) 参照)。

[0036]

次に、MSQ系光吸収犠牲膜10(第2のハードマスク7表面からの膜厚300nm)を、表面が平坦になるように第2のハードマスク7に形成された溝パターン21に埋め込んで、成膜し(図1(C)参照)、その後、成膜したMSQ系光吸収犠牲膜10表面にビア径相当の間口幅の開口パターンを有する第2のフォトレジスト11(膜厚400nm)を形成する(ステップA3;図1(D)参照)。

[0037]

次に、第2のフォトレジスト11をエッチングマスクとしてMSQ系光吸収犠牲膜10、第1のハードマスク6及び配線層間膜5を、エッチストッパ膜4が露出するまで、選択的に連続してドライエッチングすることにより予備的なビアパターン22(0.13 μ mルールでは ϕ 0.2 μ m)を形成し(図1(E)参照)、その後、第2のフォトレジスト11及びMSQ系光吸収犠牲膜10を有機剥離液(例えば、NH $_4$ F系)を用いて除去(ウェット剥離)する(ステップA4;図1(F)参照)。

[0038]

ここで、この工程(図1 (D) から(E)の間の工程)でのエッチングは、各層(10、6、5)が選択的にエッチングできるように、 C_xF_y 、 $C_xH_yF_z$ 、Ar、 N_2 、 O_2 等のエッチングガスを順次調整しながら行なわれる。

[0039]

次に、第2のハードマスク7をエッチングマスクとして、第1のハードマスク6及びエッチストッパ膜4を同時にドライエッチングし、続けて配線層間膜5及びビア層間膜3を、エッチストッパ膜4及びキャップ膜2が露出するまで、同時にドライエッチングすることにより、配線溝23及びビアホール24(0.13 μ mルールでは ϕ 0.2 μ m)を形成する(ステップA5;図1(G)参照)。

[0040]

次に、露出するキャップ膜2を、Cu下層配線層1が露出するまで、エッチバック法によりエッチングし、Cu下層配線層1の一部が露出した基板を洗浄した後、基板上に(シード膜、メタルバリア膜を成膜した後)Cuメッキ膜をビアホール及び配線溝に埋め込まれるまで成膜し、その後、Cuメッキ膜及び第2のハードマスク7をCMP (Chemical Mechanical Polishing; 化学的機械的研磨)を行うことによって平坦化(第1のハードマスク6が研磨されてほとんどなくなるまで)する(図示せず)。これにより、下部Cu配線層と電気的に接続するデュアルダマシン配線が形成される。

[0041]

次に、本発明の実施例 2 について説明する。実施例 2 は、実施例 1 に係る半導体装置の製造方法とほぼ同様であるが、ビア層間膜 3 及び配線層間膜 5 に有機ポリマーを用いた点が異なる(図 1 参照)。M S Q 光吸光犠牲膜 1 O は、有機ポリマーとも選択比がとれるため、実施例 1 のステップ A 4 におけるエッチング(図 1 (E) 参照)を行なっても、M S Q 光吸光犠牲膜 1 O の寸法を良好に保ちながら配線層間膜 5 に係る有機ポリマーをエッチングすることができ、良好な加工形状を得ることができる。なお、ここでのエッチングも、各層(1 O、6、5)が選択的にエッチングできるように、 $C_{x}F_{y}$ 、 $C_{x}H_{y}F_{z}$ 、Ar、 N_{2} 、 O_{2} 等のエッチングガスを順次調整しながら行なわれる。

[0042]

次に、本発明の実施例3について図面を用いて説明する。図2は、本発明の実施例3に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。

[0043]

まず、表面に露出するCu下層配線が形成された基板表面に、基板側から順にキャップ膜2(SiCN;膜厚50nm)、ビア層間膜3(SiOC;膜厚350~400nm)、エッチストッパ膜4(SiC;膜厚50nm)、配線層間膜5(SiOC;膜厚300nm)、第1のハードマスク6(SiO₂; 膜厚500nm)、第2のハードマスク7(SiN; 膜厚1500nm)をCVD(Chem

ical Vapor Deposition) 法若しくは塗布法により成膜する (図2 (A) 参照)。

[0044]

次に、第2のハードマスク7上に第1の反射防止膜8(有機BARC;膜厚50nm)を成膜し、その上に配線幅相当の間口幅の開口パターンを有する第1のフォトレジスト9(膜厚400nm)を形成して(図2(A)参照)、第1のフォトレジスト9をエッチングマスクとして第1の反射防止膜8及び第2のハードマスク7を、第1のハードマスク6が露出するまで、ドライエッチング(プラズマエッチング)することにより、第2のハードマスク7を所望の溝パターン21(配線幅相当の溝)に形成し、その後、第1のフォトレジスト9及び第1の反射防止膜8をO2プラズマアッシングし、その後、有機剥離液を用いて除去する(図2(B)参照)。

[0045]

次に、SOG犠牲膜12 (第2のハードマスク7表面からの膜厚300nm)を、表面が平坦になるように第2のハードマスク7に形成された溝パターン21に埋め込んで、成膜する(図2(C)参照)。その後、SOG犠牲膜12表面に第2の反射防止膜13 (有機BARC;膜厚50nm)を成膜し、ビア径相当の間口幅の開口パターンを有する第2のフォトレジスト11 (膜厚400nm)を形成する(図2(D)参照)。

[0046]

ここで、SOG (spin on glass) 犠牲膜12は、有機ケイ素系ポリマー(例えば、側鎖に水素基若しくはアルキル基を有するシロキサンを主成分とするポリマー、シルセスキオキサン系化合物を主成分とするポリマーなど)を有機溶剤(アルコールなど)に溶かした組成物を回転塗布した後に100~200℃で60秒間プリベークして成膜される。SOG犠牲膜12は、フォトレジストとの選択比が取れる。非常に低濃度の希フッ酸あるいはフッ化アンモニウム含有の有機剥離液で除去できる。

[0047]

次に、第2のフォトレジスト11をエッチングマスクとして第2の反射防止膜

13、SOG犠牲膜 12、第1のハードマスク6及び配線層間膜 5を、エッチストッパ膜 4 が露出するまで、選択的に連続してドライエッチングすることにより予備的なビアパターン 22 (0.13 μ mルールでは ϕ 0.2 μ m)を形成し(図2(E)参照)、その後、第2のフォトレジスト11、第2の反射防止膜 13及びSOG犠牲膜 12を有機剥離液を用いて除去する(図2(F)参照)。

[0048]

ここで、この工程(図 2 (D)から(E)の間の工程)でのエッチングは、各層(1 2、6、5)が選択的にエッチングできるように、 C_xF_y 、 $C_xH_yF_z$ 、Ar、 N_2 、 O_2 等のエッチングガスを順次調整しながら行なわれる。

[0049]

次に、第2のハードマスク7をエッチングマスクとして、第1のハードマスク6及びエッチストッパ膜4を同時にドライエッチングし、続けて配線層間膜5及びビア層間膜3を、エッチストッパ膜4及びキャップ膜2が露出するまで、同時にドライエッチングすることにより、配線溝23及びビアホール24(0.13 μ mルールでは ϕ 0.2 μ m)を形成する(図2(G)参照)。

[0050]

次に、露出するキャップ膜2を、Cu下層配線層1が露出するまで、エッチバック法によりエッチングし、Cu下層配線層1の一部が露出した基板を洗浄した後、基板上に(シード膜、メタルバリア膜を成膜した後)Cuメッキ膜をビアホール及び配線溝に埋め込まれるまで成膜し、その後、Cuメッキ膜及び第1のハードマスク6をCMP (Chemical Mechanical Polishing; 化学的機械的研磨)を行うことによって平坦化(第1のハードマスク6が研磨されてほとんどなくなるまで)する。これにより、下部Cu配線層と電気的に接続するデュアルダマシン配線が形成される。

[0051]

次に、本発明の実施例4について図面を用いて説明する。図3は、本発明の実施例4に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。

[0052]

まず、表面に露出するCu下層配線1が形成された基板表面に、基板側から順にキャップ膜2 (SiCN;膜厚50nm)、ビア層間膜3 (SiOC;膜厚350~400nm)、エッチストッパ膜4 (SiC;膜厚50nm)、配線層間膜5 (SiOC;膜厚300nm)、ハードマスク6 (SiO2;膜厚500nm)をCVD (Chemical Vapor Deposition) 法若しくは塗布法により成膜する(図3(A)参照)。

[0053]

次に、ハードマスク6上に第1の反射防止膜8(有機BARC;膜厚50nm)を成膜し、その上に配線幅相当の間口幅の開口パターンを有する第1のフォトレジスト9(膜厚400nm)を形成して(図3(A)参照)、第1のフォトレジスト9をエッチングマスクとして第1の反射防止膜8、ハードマスク6及び配線層間膜5を、エッチストッパ膜4が露出するまで、選択的に連続してドライエッチングすることにより、配線パターン23を形成し(図3(B)参照))、その後、第1のフォトレジスト9及び第1の反射防止膜8を有機剥離液を用いて除去する(図3(C)参照)。

[0054]

次に、MSQ光吸収犠牲膜10(ハードマスク6表面からの膜厚500nm)を、表面が平坦になるように配線パターン23に埋め込んで、成膜する(図3(D)参照)。その後、MSQ光吸収犠牲膜10表面にビア径相当の間口幅の開口パターンを有する第2のフォトレジスト11(膜厚400nm)を形成する(図3(E)参照)。

[0055]

次に、第2のフォトレジスト11をエッチングマスクとして、MSQ光吸収犠牲膜10、エッチストッパ膜4及びビア層間膜3を、キャップ膜2が露出するまで、選択的に連続してドライエッチングすることにより、ビアホール24(0.13 μ mルールでは ϕ 0.2 μ m程度)を形成し(図3(F)参照)、その後、第2のフォトレジスト11及びMSQ光吸収犠牲膜10を有機剥離液(例えば、NH $_4$ F系)を用いて除去する(図3(G)参照)。

[0056]

ここで、この工程(図3(E)から(F)の間の工程)でのエッチングは、各層(10、4、3)が選択的にエッチングできるように、 C_xF_y 、 $C_xH_yF_z$ 、Ar、 N_2 、 O_2 等のエッチングガスを順次調整しながら行なわれる。

[0057]

次に、露出するキャップ膜2を、Cu下層配線層1が露出するまで、エッチバック法によりエッチングし、Cu下層配線層1の一部が露出した基板を洗浄した後、基板上に(シード膜、メタルバリア膜を成膜した後)Cuメッキ膜をビアホール及び配線溝に埋め込まれるまで成膜し、その後、Cuメッキ膜をCMP(Chemical Mechanical Polishing; 化学的機械的研磨)を行うことによって平坦化(ハードマスク6が研磨されてほとんどなくなるまで)する。これにより、下部Cu配線層と電気的に接続するデュアルダマシン配線が形成される。

[0058]

次に、本発明の実施例5について図面を用いて説明する。図4は、本発明の実施例5に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。

[0059]

まず、表面に露出するCur層配線1が形成された基板表面に、基板側から順にキャップ膜2(SiCN; 膜厚50nm)、ビア層間膜3(SiOC; 膜厚300nm)、エッチストッパ膜4(SiC; 膜厚50nm)、配線層間膜5(SiOC; 膜厚300nm)、ハードマスク6(SiO_2 ; 膜厚500nm) をCVD(Chemical Vapor Deposition)法若しくは塗布法により成膜する(図4(A)参照)。

[0060]

次に、ハードマスク6上に第1の反射防止膜8(有機BARC;膜厚50nm)を成膜し、その上に配線幅相当の間口幅の開口パターンを有する第1のフォトレジスト9(膜厚400nm)を形成して(図4(A)参照)、第1のフォトレジスト9をエッチングマスクとして第1の反射防止膜8、ハードマスク6及び配線層間膜5を、エッチストッパ膜4が露出するまで、選択的に連続してドライエッチングすることにより、配線パターン23を形成し(図4(B)参照))、そ

の後、第1のフォトレジスト9及び第1の反射防止膜8を有機剥離液を用いて除去する(図4(C)参照)。

[0061]

次に、SOG犠牲膜12(ハードマスク6表面からの膜厚500nm)を、表面が平坦になるように配線パターン23に埋め込んで、成膜する(図4(D)参照)。その後、SOG犠牲膜12表面に第2の反射防止膜13(有機BARC; 膜厚50nm)を成膜し、その上にビア径相当の間口幅の開口パターンを有する第2のフォトレジスト11(膜厚400nm)を形成する(図4(E)参照)。

[0062]

次に、第2のフォトレジスト11をエッチングマスクとして、第2の反射防止膜13、SOG犠牲膜12、エッチストッパ膜4及びビア層間膜3を、キャップ膜2が露出するまで、選択的に連続してドライエッチングすることにより、ビアホール24(0.13 μ mルールでは ϕ 0.2 μ m程度)を形成し(図4(F)参照)、その後、第2のフォトレジスト11、第2の反射防止膜13及びSOG犠牲膜12を有機剥離液を用いて除去する(図4(G)参照)。

[0063]

ここで、この工程(図4(E)から(F)の間の工程)でのエッチングは、各層(12、4、3)が選択的にエッチングできるように、 C_xF_y 、 $C_xH_yF_z$ 、Ar、 N_2 、 O_2 等のエッチングガスを順次調整しながら行なわれる。

[0064]

次に、露出するキャップ膜2を、Cu下層配線層1が露出するまで、エッチバック法によりエッチングし、Cu下層配線層1の一部が露出した基板を洗浄した後、基板上に(シード膜、メタルバリア膜を成膜した後)Cuメッキ膜をビアホール及び配線溝に埋め込まれるまで成膜し、その後、Cuメッキ膜をCMP(Chemical Mechanical Polishing;化学的機械的研磨)を行うことによって平坦化(ハードマスク6が研磨されてほとんどなくなるまで)する。これにより、下部Cu配線層と電気的に接続するデュアルダマシン配線が形成される。

[0065]

【発明の効果】

本発明によれば、デュアルダマシン配線構造の良好な加工形状を得ることができる。

[0066]

また、本発明によれば、ビアホールを配線溝の側壁寄りに形成する場合でも良好な加工形状を得ることができる。

[0067]

また、本発明によれば、配線層間膜、ビア層間膜が有機膜であっても無機膜であっても加工できる。

[0068]

また、本発明によれば、配線パターンが微細化されても、良好な加工形状が得られる。

[0069]

また、本発明によれば、MSQ系光吸収犠牲膜を用いる場合には、配線層間膜にダメージを与えずに、デュアルダマシン配線加工が可能となる。その理由は、MSQ系光吸収犠牲膜が、非常に低濃度の希フッ酸あるいはフッ化アンモニウム含有の有機剥離液などで容易に除去できるため、ビアパターンエッチング後に、配線層間膜に対して選択的に除去することができ、配線層間膜にダメージを与えることがないからである。

[0070]

さらに、本発明によれば、MSQ系光吸収犠牲膜を用いた場合、フォトレジストとの選択比が十分に得られるため、厚膜のハードマスクに形成された深い溝に埋め込むことが可能となり、寸法精度の高いフォトレジストの形成が可能となる

【図面の簡単な説明】

【図1】

本発明の一実施形態(実施例1)に係る半導体装置の製造方法の各工程ごとの 基板を模式的に示した部分断面図である。

【図2】

本発明の実施例3に係る半導体装置の製造方法の各工程ごとの基板を模式的に

示した部分断面図である。

【図3】

本発明の実施例4に係る半導体装置の製造方法の各工程ごとの基板を模式的に 示した部分断面図である。

【図4】

本発明の実施例 5 に係る半導体装置の製造方法の各工程ごとの基板を模式的に 示した部分断面図である。

【図5】

従来例1に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部 分断面図である。

【図6】

参考例1に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部 分断面図である。

【図7】

参考例2に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部 分断面図である。


【図8】

参考例3に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部 分断面図である。


【符号の説明】

- 1、101、101a、101b Cu下層配線層
- 2、102 キャップ膜
- 3、103 ビア層間膜
- 4、104 エッチストッパ膜
- 5、105 配線層間膜
- 6、106 第1のハードマスク (ハードマスク)
- 7、107 第2のハードマスク
- 8、108 防止膜反射 (第1の反射防止膜)
- 9、109 第1のフォトレジスト


- 10 MSQ系光吸収犠牲膜
- 11、111 第2のフォトレジスト
- 12 SOG犠牲膜
- 13、113 第2の反射防止膜
- 21、22、121、122 パターン(溝)
- 23、123 配線溝(配線パターン)
- 24、124 ビアホール (ビアパターン)
- 111a、111b 開口パターン
- 125、126 領域




【図2】




[図3]









【図5】





【図6】







【図7】





. 【図8】





【書類名】

要約書

【要約】

【課題】

デュアルダマシン配線構造の良好な加工形状が得られる半導体装置及びその製造方法を提供すること。

【解決手段】

基板上に少なくとも第1の層間膜、エッチストッパ膜、第2の層間膜、第1の. ハードマスク、第2のハードマスクがこの順に成膜され、かつ、第2のハードマスクに溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜をその表面全体が平坦に成膜し、溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを形成し、フォトレジストをエッチングマスクとして少なくとも光吸収性犠牲膜、第1のハードマスク及び第2の層間膜を、選択的に連続してエッチングする。

【選択図】

図 1

特2002-240803

【書類名】 出願人名義変更届(一般承継)

【整理番号】 74112703

【提出日】 平成15年 1月23日

【あて先】 特許庁長官殿

【事件の表示】

【出願番号】 特願2002-240803

【承継人】

【識別番号】 302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【承継人代理人】

【識別番号】 100080816

【弁理士】

【氏名又は名称】 加藤 朝道

【電話番号】 045-476-1131

【提出物件の目録】

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 平成15年1月10日提出の特願2002-31848

8の出願人名義変更届に添付のものを援用する。

【物件名】 承継人であることを証明する書面 1

【援用の表示】 平成15年1月15日提出の平成9年特許願第2877

43号の出願人名義変更届に添付のものを援用する。

【包括委任状番号】 0216557

【プルーフの要否】 要

出 願 人 履 歴 情 報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由]

住 所

新規登録 東京都港区芝五丁目7番1号

氏 名

日本電気株式会社

出願人履歴情報

識別番号

[302062931]

1. 変更年月日 2002年11月 1日

[変更理由] 新規登録

住 所 神奈川県川崎市中原区下沼部1753番地

氏 名 NECエレクトロニクス株式会社